

LT3684を例題にして 位相補償回路の抵抗値 (Rvc) を.STEP で掃引しながらFRAをシミュレーションする

位相補償抵抗値を「.STEP」で掃引しながら、FRA手法を使ったシミュレーションを実行するとき、「step'ed .meas data」でグラフ表示する場合に、「.STEP」コマンドの書き順に注意しなければならない（TIPS内の「.STEPを複数組み合わせさせた場合のプライオリティ」も参照）。この書き順を入れ替えると、横軸が周波数ではなく、掃引した抵抗値目盛りになってしまうこともある。



FRAのシミュレーション手法については、この本の11章に詳細な解説が出ている。


— SANKYOSHA — FAE : Michio Shibuya

1

まず、負荷応答特性を確認

シミュレーションを利用した FRA 解析をする前に、電源の安定度を簡便に確かめる方法として、負荷変動に対する出力電圧の応答特性を調べる手法がある。

この手法に、.STEP による位相補償回路定数の掃引を組み合わせることで、回路定数のおおよその安定範囲を知ることができる。




— SANKYOSHA — FAE : Michio Shibuya

2

負荷変動レスポンス (0.2A⇒2A)

LT3684のVcピンにつながる抵抗値（回路図中ではR3、変数掃引パラメータとして「RVC」）を10kΩから80kΩに5kΩ刻みで変化したときの、負荷応答特性を示す。




SANKYOSHA FAE : Michio Shibuya

3

負荷変動レスポンス (0.2A⇒2A)

LT3684のVcピンにつながる抵抗値（回路図中ではR3、変数掃引パラメータとして「RVC」）を10kΩから80kΩに5kΩ刻みで変化したときの、負荷応答特性を示す。




SANKYOSHA FAE : Michio Shibuya

4


FRA解析 (Rvcを掃引して) (1)

LT3684のVcピンにつながる抵抗値 (回路図中ではR3、変数掃引パラメータとして「RVC」) を10kΩから80kΩに5kΩ刻みで変化したときの、FRA解析を示す。



FRA解析 (Rvcを掃引して) (2)

LT3684のVcピンにつながる抵抗値 (回路図中ではR3、変数掃引パラメータとして「RVC」) を10kΩから80kΩに5kΩ刻みで変化したときの、FRA解析を示す。



負荷応答特性とFRAの整合性

LT3684のVcピンにつながる抵抗値（回路図中ではR3、変数掃引パラメータとして「RVC」）を10kΩから80kΩに5kΩ刻みで変化したとき、負荷応答特性とFRA解析の結果を比較してみる。

出力平滑コンデンサが22μFのとき・・・

負荷応答特性の結果 = 25kΩ以上の時
 FRA解析結果（位相余裕度45°以上） = 20k~40kΩの範囲
 25kΩの時には・・・位相余裕度 = 49°

出力平滑コンデンサが100μFのとき・・・

負荷応答特性の結果 = 45kΩ以上の時
 FRA解析結果（位相余裕度45°以上） = 35k~80kΩの範囲
 45kΩの時には・・・位相余裕度 = 59°

これらの結果から、負荷応答特性をシミュレーションで確認し、リングングがなくなる位相補償を利用すれば、FRAの位相余裕度のシミュレーションとも整合性が取れていると判断できる。

補足 FRA解析を細かく実行する前の準備

FRAをシミュレーションで確認するには、負帰還系の利得が0dBになる条件がどの定数の組み合わせの時か？・・・大まかな見当をつけてから、詳細なシミュレーションをしたほうが効率的である。そこで、周波数掃引の幅は広げても、decadeのポイント数は2-3ポイントに間引くとよい。また、Rvcの掃引についても、ステップの増分を大きめにし、全体像が見えるようにシミュレーション範囲を設定する。

